产品图片

产品分类

新闻动态
首页 > 新闻动态 > 数字通信原理实验箱VCO数字锁相环电路实验

数字通信原理实验箱VCO数字锁相环电路实验

  一、实验目的
  1.掌握VCO压控振荡器的基本工作原理, 加深对基本锁相环工作原理的理解。
2.熟悉锁相式数字频率合成器的电路组成与工作原理。

二、实验电路工作原理
    本单元可做基本锁相环和锁相式数字频率合成器两个实验。总体框图如图8-1,电路原理图如图8-2所示。

基本锁相环与锁相式数字频率合成器电原理框图
      图8-1  基本锁相环与锁相式数字频率合成器电原理框图


VCO电路电原理图
图8-2  VCO电路电原理图

1.4046锁相环芯片介绍(略)
详见所附光盘4046芯片
2.VCO压控振荡器
所谓压控振荡器就是振荡频率受输入电压控制的振荡器。
    4046锁相环的VCO是一个线性度很高的多谐振荡器,它能产生很好的对称方波输出。电源电压可工作在3V~18V之间。本电路取+5V电源。它利用由门电路组成的RS触发器控制一对开关管轮番地向定时电容C1 正向充电和反向充电,从而形成自激振荡,振荡频率与充电电流成正比。与C1的容量成反比,振荡频率不仅与定时电容C1、外加控制电压Ui有关而且还与电源电压有关,与外接电阻R1、R2的比值也有关。
  3.锁相式数字频率合成器工作原理
    从图8-2可见,UB02(MC14522)、UB03(MC14522)为二级可预置分频器,全部采用可预置BCD码同步1/N计数器MC14522,可由4位小型拨动开关选择。UB02、UB03分别对应着总频比N的十位、个位分频器,UB02、UB03的输入端一方面SWB02、SWB03分别置入分频比的十位数、个位数以8421 BCD码形式输入(但1010~1111数值还是起作用的,有兴趣的同学可用一些与门、非门设计一个简单的约束电路,使这些范围取值一略为0000)。
    使用时按所需分频比N预置好SWB02、SWB03的输入数据,f0  = N•fR,3位程序分频器MC14522的数据输入端P0~P3分别接有510KΩ的下拉电阻,当SWB02、SWB03没有对该系统单元数据输入时,即开路状态时,此时下拉电阻把数据输入端置“0”电平;当SWB02、SWB03工作时,则有相应的“1”电平输入到数据输入端,使之置于“1”电平状态,以便程序分频器进行处理。
    在图8-2电路图中,当程序分频器的分频比N置成1,也就是把SWB02均断开,SWB03置成“0001”状态。这时,该电路就是一个基本锁相环电路。
当二级程序分频器的N值可由外部输入进行编程控制时,该电路就是一个锁相式数字频率合成器电路。输入频率由薄膜键盘进行选择,1KHZ或2KHZ方波信号,则把来自实验一的时钟信号发生器1KHz或2KHZ方波信号输入到该14引脚。
当锁相环锁定后,可得到: fR=fV                                 
其中  fV=f0/N ,
代入得: fR=f0/N  
移项得: f0=N•fR                
    由此可知,当fR固定不变时,改变二级程序分频器的分频比N,VCO的振荡输出频率(也就是频率合成器的输出频率)f0也得到相应的改变。
这样,只要输入一个固定信号频率fR,即可得到一系列所需要的频率,其频率间隔等于fR,这里为1KHz。选择不同的fR,可以获得不同fR的频率间隔。在用实验一信号发生器产生的时钟信号频率时,其准确频率为1.024KHz,而不是1KHz。因而经过二级程序分频器与锁相实验后,VCO压控振荡器的输出频率也应当是1.024KHz的N倍数。

三、实验内容
(一)基本锁相环实验
   1.观察锁相环路的同步过程;
   2.观察锁相环路的跟踪过程;
   3.观察锁相环路的捕捉过程;
   4.测试环路的同步带与捕捉带,并计算它们的带宽。
(二)锁相式数字频率合成器实验
   1.在程序分频器的分频比N=1、10、100三种情况下:
    (1)测量输入参考信号的波形;
    (2)测量频率合成器输出信号的波形。
   2.测量并观察最小分频比与最大分频比。

四、实验步骤及注意事项
(一)基本锁相环实验
  1.观察环路的同步过程
    锁相环在锁定状态下,如果输入信号参考频率fR保持不变,而VCO的振荡频率f0发生飘移导致fV ≠ fR时,则在环路的反馈控制作用下,使f0恢复仍然保持fv = fR的状态,这种过程叫做同步过程。
    实验方法:将图8-2电路图中SWB03设置为001状态,此时分频比为N=1。即将程序分频器的分频比设置为1(预置为001状态)。实验电路的锁相环即成为基本锁相环。其
                fV = f0/N = f0/1 = f0
    2.观察环路的跟踪过程
    锁相环进入锁定状态后,如果fV(现等于VCO的振荡频率f0)不变,输入参考频率发生飘移,则在环路的反馈控制作用下,使f0跟随着fR的变化而变化,以保持fV=fR的环路锁定状态。这种过程叫做跟踪过程。
    实验方法:在上面实验的基础上将外加信号源的频率(参考频率fR)逐次改变(模拟fR产生的飘移),每改变一次fR,观察一次fV的数值,可以看到,fV跟踪fR的变化fV=fR的状态。
  3.观察环路的捕捉过程
    锁相环在初始失锁状态下,通过环路反馈控制作用,使VCO的振荡频率f0调整fV=fR的锁定状态,这个过程称为捕捉过程。
实验方法:电路连接同前项,TPB02处接频率计,测量fV的数值,实验开始时将信号源频率(fR)远离VCO的中心振荡频率(如令fR高于1.5MHz或远低于1KH)使环路处于失锁状
态,即fV≠fR,然后将fR从高端缓慢地降低(或从低端缓慢地升高),当降低(或升高)到一定数值,频率计显示fV等于fR时即fR捕捉到了fV环路进入锁定状态。
  4.测试环路的同步带与捕捉带
    实验方法:电路连接同前项,令信号源频率(fR)等于50KHz。这时环路应处于锁定状态(fV = fR)。 
(1)慢慢增加信号源的频率,直至环路失锁(fV≠fR)。此时信号源的输出频率就是同步带的最高频率。
    (2)慢慢减小信号源的频率,直至环路锁定,此时信号源的输出频率就是捕捉带的最高频率。
    (3)继续慢慢减小信号源的频率,直至环路失锁,此时信号源的输出频率就是同步带的最低频率。
    (4)慢慢增加信号源的频率,直至环路锁定,此时信号源的输出频率就是捕捉带的最低频率。
(二)锁相式数字频率合成器实验
    将SWB03都置于0位,SWB02从置入十进制数9开始,逐渐减置数值,当输出频率不符合f0=NfR的关系时,表示fR已不能锁定VCO的频率。频率合成器已不能正常工作。则能满足f0=N•fR关系式的最小的分频比值,即为该合成器的最小分频比。
同理,增大N的数值能够满足f=N•fR关系式的最大的分频比值,即为该合成器的最大分频比。本合成器分频比的标准范围1~99。

五、测量点说明
  TPB01:VCO输入参考信号,即相位比较器输入信号,它由薄膜键盘进行选择:
            1KHZ或2KHZ或外加数字信号(外加信号接S01“外加数字信号”)。
     TPB02:相位比较器输入信号,通常PD为来自VCO的参考信号。
TPB03:VCO压控振荡器的输出信号。
六、实验报告要求
画出电路框图及电原理图,根据实验内容,画出相应的波形,并作分析。
倍频N=3时VCO波形示意图

图8-3   倍频N=3时VCO波形示意图
产品列表页
返回顶部